Stage Ingénieur : Conception Numérique SoC - Design for Test (F/H)

Contexte

La Business Line Secure Transactions & Interface (STI) de NXP, basée à Caen, développe des circuits intégrés mixtes (analogiques et numériques) de pointe pour les applications de transactions sécurisées, notamment les contrôleurs NFC sécurisés.

Au sein de notre équipe Digital SoC Design, nous recherchons un(e) stagiaire motivé(e) pour contribuer aux activités de Design-for-Test (DFT).

Le DFT est une discipline clé de la conception de circuits intégrés numériques, couvrant l'ensemble du développement des tests, depuis la définition de l'architecture et l'implémentation RTL jusqu'à la vérification de la synthèse physique et au développement des tests de production.

Ce stage offre l'opportunité de travailler sur des technologies semiconducteurs de pointe au sein d'un environnement international, collaboratif et innovant.

Missions

En tant que stagiaire en Design-for-Test (DFT), vous participerez activement au développement DFT de systèmes complexes sur puce (SoC). Encadré(e) par des ingénieurs expérimentés, vous prendrez en charge un périmètre DFT au sein d'un projet en cours.

Vos principales missions seront :

• •Comprendre l'architecture DFT mise en œuvre dans nos SoC.
• •Prendre en main l'environnement CAO (CAD) dédié aux activités DFT.
• •Développer des séquences de test permettant d'optimiser la couverture des défauts.
• •Réaliser la simulation, l'analyse et le débogage des séquences de test.
• •Évaluer les méthodologies DFT existantes et identifier des axes d'amélioration du flot de développement.
• •Collaborer avec les équipes de conception, de vérification et d'implémentation tout au long du cycle de développement.
• •Documenter les travaux réalisés et présenter l'avancement ainsi que les résultats au sein de l'équipe projet.

Profil recherché

Formation

• •Étudiant(e) en dernière année d'école d'ingénieurs ou en Master spécialisé en électronique, microélectronique, informatique industrielle ou domaine équivalent.
• •Fort intérêt pour la conception de circuits intégrés numériques, la vérification et les méthodologies de test.

Compétences techniques

• •Expérience en conception RTL et simulation avec VHDL et/ou Verilog.
• •Bonne compréhension de la logique numérique et des fondamentaux des semi-conducteurs.
• •Connaissance des concepts de Design-for-Test (DFT) ; une première exposition aux tests de production serait un atout.
• •Maîtrise ou intérêt pour les langages de script et de programmation tels que Python, Perl ou Tcl.

Qualités personnelles

• •Curiosité, autonomie et envie d'apprendre.
• •Bonnes capacités d'analyse et de résolution de problèmes.
• •Esprit d'équipe et bonnes qualités de communication.
• •Aisance dans un environnement international.

Langues

Bon niveau de français et d'anglais, à l'oral comme à l'écrit.

Context

NXP's Secure Transactions & Interface (STI) Business Line, based in Caen, France, develops advanced mixed-signal integrated circuits for secure transaction applications, including Secure NFC Controllers.

As part of our Digital SoC Design team, we are seeking a highly motivated intern to contribute to our Design-for-Test (DFT) activities. DFT is a key discipline within digital IC design, covering the complete test development flow, from architecture definition and RTL implementation to physical synthesis verification and production test development.

This internship offers the opportunity to work on leading-edge semiconductor technologies within an international, collaborative, and innovative environment.

Mission

As a Digital SoC Design-for-Test Intern, you will actively participate in the DFT process for complex System-on-Chip (SoC) developments. Working closely with experienced engineers, you will take ownership of a DFT work package within an ongoing project.

Your responsibilities will include:

• •Understanding the DFT architecture implemented within our SoCs.
• •Learning and using the Computer-Aided Design (CAD) environment dedicated to DFT activities.
• •Developing test sequences to achieve optimal fault coverage.
• •Performing simulation, analysis, and debugging of test sequences.
• •Evaluating DFT methodologies and identifying opportunities for flow improvements.
• •Collaborating with design, verification, and implementation teams throughout the development cycle.
• •Documenting findings and presenting progress and results to the project team.

Profile

Education

• •Currently pursuing a Master's degree in Electrical Engineering, Microelectronics, Computer Engineering, or a related field.
• •Strong interest in digital integrated circuit design, verification, and test methodologies.

Technical Skills

• •Experience with RTL design and simulation using VHDL and/or Verilog.
• •Good understanding of digital logic design and semiconductor fundamentals.
• •Knowledge of Design-for-Test (DFT) concepts; exposure to production testing is considered a plus.
• •Familiarity with scripting and programming languages such as: Python, Perl, Tcl

Personal Skills

• •Self-motivated, proactive, and eager to learn.
• •Strong analytical and problem-solving capabilities.
• •Good communication and teamwork skills.
• •Comfortable working in an international environment .

Languages

Good level of French and English communication skills, both verbal and written

More information about NXP in France...

#LI-3842